国产.欧美.日韩,国产午夜av,jiujiureav,精品久久久一区,www.这里只有精品,av一级黄色片,精品久久久久久国产三级

職責(zé)描述： 1、根據(jù)系統(tǒng)需求，設(shè)計(jì)系統(tǒng)中FPGA方案。 2、負(fù)責(zé)FPGA設(shè)計(jì)總體方案、模塊劃分，關(guān)鍵模塊的邏輯設(shè)計(jì)、仿真、調(diào)試。 3、負(fù)責(zé)FPGA代碼編寫、功能改進(jìn)和日常維護(hù)。 4、負(fù)責(zé)FPGA的資源及時(shí)序優(yōu)化，以滿足各種需要的功能及性能。 5、配合軟、硬件設(shè)計(jì)人員完成相關(guān)設(shè)計(jì)、調(diào)試任務(wù)。 6、完成項(xiàng)目和產(chǎn)品中相關(guān)文檔的編寫工作。 任職要求： 1、通信、計(jì)算機(jī)、自動(dòng)化、電子等專業(yè)本科及以上學(xué)歷。 2、本科5年以上，研究生3年以上工作經(jīng)驗(yàn)。 3、有Altera/Xilinx系列FPGA新品開發(fā)經(jīng)驗(yàn)，熟悉QuartusII/ISE/Vivado等EDA軟件，熟練掌握Verilog/VHDL硬件描述語(yǔ)言。 4、至少有一個(gè)以上完整項(xiàng)目經(jīng)驗(yàn)，熟悉FPGA開發(fā)流程。 5、具有良好的理解能力和英語(yǔ)閱讀能力。 6、了解DDC，F(xiàn)IR，F(xiàn)FT，DBF等算法，具有通信、雷達(dá)或電子對(duì)抗相關(guān)工作經(jīng)驗(yàn)。 7、熟悉以太網(wǎng)，aurora，PCI/PCIE，RapidIO，DDR3等接口協(xié)議的優(yōu)先考慮。